330180-51-00

330180-51-00

330180-51-00

DDS IP的仿真測試及自定義組件的生成

Altera公司的Quartus II軟件具有嵌入式邏輯分析儀SignalTap II，它提供了一種對器件進行實時測試的手段。SignalTapII嵌入式邏輯分析儀可以隨設計文件一起下載到目標芯片中，用以捕捉目標芯片中設計者感興趣的信號節點處的信息，而不影響芯片的正常工作。

SignalTapII將測得的樣本信號暫存于目標器件的片內RAM中，然后通過器件的JTAG端口和編程線將采得的信息傳出，送入計算機進行分析。圖4是采用SignalTapII嵌入式邏輯分析儀的仿真測試結果。

由于SOPC的開發是以組件（IP核）為基礎的，為了將前面設計的DDS IP核掛到Avalon總線上，將其封裝成為SOPCBuilder自定義的組件，如圖5所示。這樣，在SOPC硬件系統開發中，DDS IP就如同SOPC Builder里的標準組件一樣，可以被集成到具體的應用系統中。

330180-51-00

聯系人：歐工
電話：0592-5709821
電話：18030229050
傳真：0592-5917519
QQ:3151326358
郵箱：1878187406@qq.com

SOPC硬件系統配置

在SOPC硬件系統的開發中，除了集成前面設計的DDSIP外，還集成了諸多SOPC Builder組件庫中的標準組件，主要有Nios II CPU、UAR T、JTAG UART、定時器、Avalon三態總線橋、片上存儲器、片外存儲器、PIO、SDRAM控制器、FLASH控制器等，如圖6所示。

3 結論

論文以直接數字頻率合成技術為理論依據，開發了DDSIP核，搭建了基于SOPC技術的信號發生器硬件系統，通過改變LPM_ROM模塊中的波形數據，可以實現任意波形信號的產生。系統除了數／模轉換部分外，其它部分都是在FPGA內部完成，具有實現容易、方便，減小了PCB設計的復雜度以及開發難度，縮短了開發周期等優點，同時，系統還具有很大的伸縮性，系統集成度高，屬于SOC的范疇，符合技術發展潮流。